Ältere Modelle
- Die ersten beiden Tabellen enthalten alle von Intel und AMD bisher vorgestellten, selbstentwickelten CPUs auf Basis der x86-Architektur.
- Die danach folgenden Tabellen listen historisch und/oder kommerziell bedeutende Ein-Chip-CPUs auf, die nicht auf der x86-Architektur basieren.
Intel
CPU | Einführung | Taktfrequenz (MHz) | Varianten | Besondere Merkmale / Verbesserungen (Codename) |
8086 | 1978 | 4,77 / 8 / 10 | 80186 | 16 Bit Datenbus, 20 Bit Adressbus |
8088 | 1979 | 4,77 / 8 | 80188 | 8 Bit Datenbus, 20 Bit Adressbus |
80286 | 1982 | 6 / 8 / 10 / 12 / 16 / 20 | keine | 24 Bit Adressbus, Neuer Betriebsmodus, Befehls-Pipelining |
80386DX | 1985 | 16 / 20 / 25 / 33 | 80386SX: 16 Bit Daten- u. Adressbus | 32 Bit Daten- u. Adressbus |
80486DX | 1989 | 25 / 33 / 50 16 / 20 / 25 / 33 (SX) 50 / 66 (SX2) 50 / 66 / 80 (DX2) 75 / 100 / 120 (DX4) | SX: keine FPU SX2: keine FPU, int. Takt x2 DX2: int. Takt x2 DX4: int. Takt x3, 16 KB Cache | 8 KB Cache, Burst-Modus, FPU integriert |
Pentium | 1993 | 75 - 200 60 / 66 (5 V) 125 / 150 / 166 / 180 (OverDrive) | "5-Volt-Pentium" Pentium OverDrive Pentium MMX: je 16 KB Daten-/Befehlscache, MMX-Erweiterung | 64 Bit Datenbus, je 8 KB Daten-/Befehlscache, 2 Pipelines, verbesserte FPU-Leistung, Sprungvorhersage |
Pentium Pro | 1995 | 150 / 166 / 180 / 200 | keine | 36 Bit Adressbus, 2L-Cache integriert, 12-stufige Pipeline, 3 Pipelines, dynamische Befehlsausführung |
Pentium II | Mai 1997 | 233 - 450 266 - 533 (Celeron) 266 / 300 (A-Celeron) | Celeron: 128 KB ext. L2-Cache A-Celeron: ohne L2-Cache | 512 KB ext. 2L-Cache "Deschutes": 100 MHz Systembus |
Pentium III | Juli 1999 | 450 - 1100 533 - 1400 (133 MHz Systembus) 1133 / 1266 / 1400 (512 KB 2L-Cache) 533 - 1100 (Celeron) 900 - 1400 (Celeron, 256 KB 2L-Cache) | Celeron: 128/256 KB 2L-Cache | 133 MHz Systembus, SSE-Erweiterung "Coppermine": 256 KB 2L-Cache integriert, Intel SpeedStep "Tualatin": 512 KB 2L-Cache |
Pentium IV | Nov. 2000 | 1,3 - 3,06 GHz 2,26 - 3,4 GHz (1 MB L2-Cache) 2,4 - 3,8 GHz (200 MHz Systemtakt) 2,8 - 3,8 GHz (2 MB L2-Cache) | Celeron: 128 KB L2-Cache Celeron D: 256/512 KB L2-Cache | "Quad-Pumped"-Systembus, Execution Trace Cache, 8 KB L1-Datencache, 20-stufige Pipeline, 2 Pipelines, ALU mit 2x Taktfrequenz, SSE2 "Northwood": 200 MHz Systembus, 512 KB L2-Cache, Hyper-Threading "Prescott": 31-stufige Pipeline, x86-64, SSE3, Execute-Disable-Bit "Prescott-2M": 2 MB L2-Cache, Intel Enhanced SpeedStep, Intel VT |
Pentium D | Mai 2005 | 2,66 2,8 - 3,6 (200 MHz Systembus) 3,2 (Pentium Extreme Edition) 3,46 / 3,73 (Pentium "Presler" EE) | Pentium Extreme Edition | 2 Pentium-IV-Prozessoren ("Prescott") auf einem Chip, 133 u. 200 MHz Systembus, 1 MB L2-Cache je Kern, ohne Hyper-Threading "Presler": 2 MB L2-Cache je Kern, Intel VT, Hyper-Threading |
Core 2 Duo | Juli 2006 | 1,8 - 3,5 2,13 - 3,16 (Core 2 Quad) 2,93 (Core 2 Extreme, 2 Kerne) 2,66 - 3,2 (Core 2 Extreme, 4 Kerne) 1,6 - 2,4 (Celeron) 1,6 - 2,7 (Celeron Dual-Core) | Core 2 Quad (4 Kerne) Core 2 Extreme (2 und 4 Kerne) Celeron (1 Kern, 512 KB 2L-Cache) Celeron Dual-Core (512/1024 KB L2-Cache) | 333 MHz Systembus, 64 KB 1L-Cache, 4 MB gemeinsamer 2L-Cache, 14-stufige Pipeline, 4 Pipelines, Macro-Ops-Fusion, verbesserte SSE-Einheiten "Wolfdale": 3/6 MB 2L-Cache, SSE4.1 "Kentsfield": 4 Kerne, 2 x 4 MB 2L-Cache "Yorkfield": 2 x 3/6 MB 2L-Cache |
Core i7 | Nov. 2008 | 2,9 - 4,3 1,6 - 2,9 (Celeron) 2,2 - 3,7 (Pentium) | Core i3 Core i5 Core i7 Core i9 Celeron Pentium |
AMD (ohne APUs)
CPU | Einführung | Taktfrequenz (MHz/GHz) | Varianten | Besondere Merkmale / Verbesserungen (Codename) |
K5 | März 1996 | 75 / 90 / 100 / 105 / 116,5 | keine | 16 KB Befehlscache, 4 Befehlsdekoder, Out-of-order-Befehlsausführung |
K6 | April 1997 Mai 1998 (K6-2) Feb. 1999 (K6-III) | 166 / 200 / 233 / 266 / 300 266 - 550 (K6-2) 400 / 450 (K6-III) 450 - 550 (K6-2+) 400 - 500 (K6-III+) | K6-2 K6-III, K6-III+ (256 KB int. 2L-Cache) K6-2+ (128 KB int. 2L-Cache) | je 32 KB Daten- u. Befehlscache, 6-stufige Pipeline, MMX K6-2: 100 MHz Systemtakt, 3DNow! K6-2+/K6-III+: Extended 3DNow!, Energiesparfunktionen |
Athlon | Juni 1999 Okt. 2001 (Athlon XP) | 500 / 550 / 600 / 650 / 700 650 - 1000 (Slot A, "Thunderbird") 650 - 1400 (nur Sockel A) 1,33 - 2,13 GHz (Athlon XP) 2,083 - 2,25 GHz (166 MHz Systembus) 1,667 - 2,2 (nur 256 KB L2-Cache) 1,833 - 2,333 (512 KB L2-Cache) | Version für Slot A Version für Sockel A (auch mit 133 MHz Systembus) Athlon XP (SSE- und 3DNow!-Professional) | EV6-Systembus, je 64 KB Daten- und Befehlscache, verbesserte FPU-Leistung "Thunderbird": 256 KB integrierter 2L-Cache "Palomino": SSE- und 3DNow!-Professional "Thoroughbred": 166 MHz Systembus (FSB333) "Thorton": 200 MHz Systembus (FSB400) "Barton": 512 KB integrierter 2L-Cache |
Athlon 64 | Sep. 2003 | 1,6 - 2,6 2,2 - 3,0 (Athlon 64 FX) 1,9 - 3,2 (Athlon 64 X2) | Athlon 64 FX Athlon 64 X2 (Zweikernprozessor) Sockel 754 (1 Speicherkanal, HT 1600) Sockel 939 (2 Speicherkanäle, HT 2000) Sockel AM2 (2 Speicherkanäle, DDR2-SDRAM, HT 2000) | AMD64-Mikroarchitektur (x86-64), HyperTransport (HT), integrierter Speichercontroller, 512/1024 KB L2-Cache, SSE2, später auch SSE3, Cool'n'Quiet-Energiesparfunktion |
Phenom X4 | Nov. 2007 | 1,8 - 2,6 1,9 - 2,5 (Phenom X3) | Phenom X3 (3 Kerne, HT3600) | 4 CPU-Kerne, 2 MB gemeinsamer 3L-Cache, HyperTransport 3.0, SSE4a |
Phenom II X4 | Jan. 2009 | 1,8 - 2,6 3,0 - 3,4 (Phenom II X2) 2,5 - 3,0 (Phenom II X3) 2,5 - 3,7 (Phenom II X4) 2,6 - 3,3 (Phenom II X6) | Phenom II X2 (2 Kerne) Phenom II X3 (3 Kerne) Phenom II X4 (4 Kerne) Phenom II X6 (6 Kerne, Turbo Core) Sockel AM2+ Sockel AM3 (DDR3-SDRAM) | 4 CPU-Kerne, 6 MB gemeinsamer 3L-Cache, HyperTransport 3.0, "Thuban": Turbo Core |
FX | 2011 | 4,4 / 4,7 (FX-9xxx) 2,8 - 4,0 (FX-8xxx) 3,5 - 3,9 (FX-6xxx) 3,6 - 4,2 (FX-4xxx) | FX-9xxx, FX-8xxx (4 Module) FX-6xxx (3 Module) FX-4xxx (2 Module) | 4 Module, 16 KB L1-Datencache je Integer-Cluster/Kern, 64 KB L1-Befehlscache je Modul, 2 MB L2-Cache je Modul, 4 - 8 MB gemeinsamer L3-Cache, Clustered Multithreading, Turbo Core 3.0, AVX, SSE4.2 |
| Ryzen | März 2017 | 3,1 / 3,5 (Ryzen 3) 3,2 / 3,5 / 3,6 (Ryzen 5) 3,0 / 3,4 / 3,6 (Ryzen 7) 3,4 / 3,5 / 3,8 (Ryzen Threadripper) | Ryzen 3 (4 Kerne) Ryzen 5 (4/6 Kerne) Ryzen 7 (8 Kerne) Ryzen Threadripper (8/12/16 Kerne) | Details |
Weitere historisch und/oder kommerziell bedeutende Prozessoren
8-Bit-CPUs
CPU/CPU-Serie | Ein- führung | Verbreitete Varianten | Busbreite Daten-/ Adressbus (Bit) | Takt- frequenzen (MHz) | Kommerzieller Einsatz (Beispiele) | Besondere Merkmale |
| Intel 8008 | 1972 | 8008-1 SAB8008 (Siemens) U808 (VEB MME) MF8008 (MIL) | 8/14 | 0,5 / 0,8 |
| erste 8-Bit-CPU |
| Intel 8080 | 1974 | 8080A-1 Am9080 (AMD) TMS8080 (Texas Instruments) 8080 (NEC) SAB8080 (Siemens) KR580VM80A (sowjet. Nachbau) | 8/16 | 2 - 3,125 |
| das in den 1970ern populäre Betriebssystem CP/M (Control Program for Microcomputers) wurde mit dieser CPU eingeführt |
| Motorola 6800 | 1974 | 6802 6809 S6800 MPU (AMI) Atari 90-6001 (Atari) F6802P (Fairchild) HD46800 (Hitachi) | 8/16 | 1 / 2 |
| erste CPU mit Indexregister, 5-V-Stromversorgung |
| MOS Technology 6502 | 1975 | 6502C 6507 6510 8502 W65C02 (WDC) W65C816 (WDC) | 8/16 | 0,02 - 4 |
| zweistufige Pipeline-Architektur, integrierter Taktgenerator |
Zilog Z80 | 1976 | Z84C01 Z180 µPD780C (NEC) LH0080 (Sharp) U880 (VEB MME) | 8/16 | 2,5 / 4 / 6 / 8 / 10 / 20 |
| am weitesten verbreitete 8-Bit-CPU, integrierte DRAM-Refresh-Steuerung |
16-Bit-CPUs
CPU/CPU-Serie | Ein- führung | Verbreitete Varianten | Busbreite Daten-/ Adressbus (Bit) | Takt- frequenzen (MHz) | Kommerzieller Einsatz (Beispiele) | Besondere Merkmale |
| National Semiconductor PACE | 1974 | INS8900 | 16/16 | 1,54 / 2 |
| erste 16-Bit-CPU |
Panafacom MN1610 | 1975 | - | 16/16 | 2 |
| erste kommerzielle 16-Bit-CPUs |
| General Instrument CP1600 | 1975 | CP1610 | 16/16 | 2 / 3,3 / 4 [Quelle] |
| |
| Texas Instruments TMS9900 | 1976 | TMS99105A TMS99110A | 16/16 | 3,3 / 4 |
| ein Teil der Register befindet sich im Arbeitsspeicher |
32-Bit-CPUs
CPU/CPU-Serie | Ein- führung | Verbreitete Varianten | Busbreite Daten-/ Adressbus (Bit) | Takt- frequenzen (MHz) | Kommerzieller Einsatz (Beispiele) | Besondere Merkmale |
| Motorola 68000 | 1979 | 68010 68020 68030 68040 68060 | 16/24 32/32 | 8 - 75 |
| erste kommerzielle 32-Bit-CPU, die allerdings nur eine 16-Bit-ALU besaß |
| HP FOCUS [Quelle] | 1982 | - | 32/29 | 18 |
| erste "echte" 32-Bit-CPU |
| MIPS R3000 | 1988 | 79R3000 (IDT) 79R3000A (IDT) 79R3000AE (IDT) PR3400 (Performance Semiconductor) VR3000A (NEC) | 32/32 | 16,67 - 33,33 |
| 5-stufige Befehlspipeline ermöglichte Ausführung eines Befehls pro Takt (andere CPUs benötigten mehrere Takte) |
| HP PA-7100 [Quelle] | 1992 | PA-7100LC PA-7150 PA-7200 PA-7300LC | 32/32 | 33 - 180 |
| erste CPU mit SIMD-Befehls-satzerweiterung (MAX-1) |
| Sun SuperSPARC | 1992 | SuperSPARC+ | 33 - 90 |
| ||
| IBM PowerPC 7xx | 1997 | Gekko 750CXe Broadway Espresso | 64/32 | 233 - 1243 |
| |
| Motorola/ Freescale PowerPC 74xx | 1999 | 7410 7450 7455 | 64/32 | 350 - 1700 |
|
64-Bit-CPUs
CPU/CPU-Serie | Ein- führung | Verbreitete Varianten | Busbreite Daten-/ Adressbus (Bit) | Takt- frequenzen (MHz) | Kommerzieller Einsatz (Beispiele) | Besondere Merkmale |
| MIPS R4000 | 1991 | VR4000 (NEC) TC85R4000SC (Toshiba) 79R4400PC (IDT) VR4400 (NEC) TC86R4400MC (Toshiba) | 64/36 | 40 - 250 |
| erste kommerzielle 64-Bit-CPU |
| DEC Alphachip | 1992 | 21064 21064A 21164 21264 21364 | 128/34 | 150 - 1300 |
| galt als schnellster Mikroprozessor seiner Zeit, 2L-Cache auf dem Chip, 128 Bit Datenbus, Out-of-Order-Befehlsausführung |
| Sun UltraSPARC | 1995 | - | 64/41 | 143 - 200 |
| die CPU nutzte Registerfenster, um schnell zwischen Prozessen wechseln zu können |
| HP PA-8000 | 1996 | PA-8200 PA-8500 PA-8600 PA-8600 PA-8800 | 64/40 | 160 - 1.000 |
| |
| IBM PowerPC 970 | 2003 | 970FX 970MP | 128/42 | 1.600 - 2.000 |
|
Quellen: